Para abordar la limitación de los controladores asincrónicos LED tradicionales que solo pueden mostrar la pantalla como un área completa, este documento propone un esquema de diseño basado en un procesador ARM de alto rendimiento- de 32-bits o un procesador de núcleo blando-Nios II y un sistema operativo-en tiempo real (como μC/OS-II). Este esquema utiliza un algoritmo de programación de tareas eficiente para lograr una visualización arbitraria de múltiples ventanas en una sola pantalla. El software del sistema de control está diseñado en base al sistema operativo en tiempo real μC/OS-II, utilizando su eficiente algoritmo de programación de tareas para programar cada tarea, con la visualización de cada ventana manejada por una sola tarea.
En cuanto a la organización y el almacenamiento de datos, para una pantalla de dos-colores, ocho píxeles horizontales consecutivos se agrupan en una sola palabra para el almacenamiento, y los datos rojo y verde ocupan cada uno un byte. Para una pantalla-a todo color, cada píxel incluye tres colores primarios: rojo, verde y azul, cada uno con 256 niveles de escala de grises. Los niveles de escala de grises de cada píxel se codifican utilizando 8 bits de datos, por lo que se requieren 3 bytes de espacio de almacenamiento por píxel. Los datos correspondientes a los tres colores (rojo, verde y azul) se pueden almacenar por separado para facilitar la operación. La escala de grises de la pantalla LED se implementa mediante escaneo ponderado, que requiere una separación de bits de los datos de color. Luego se recombinan los bits con el mismo peso y el módulo de control de escaneo controla los LED para que se enciendan de acuerdo con una secuencia de tiempo específica. El controlador asíncrono consta principalmente de un módulo de comunicación, un módulo de procesamiento de datos y un módulo de control de escaneo en su hardware. El módulo de comunicación incluye un módulo Ethernet y un módulo de comunicación en serie, que admite comunicación RS232, RS485 y Ethernet industrial. El módulo de procesamiento de datos comprende una MCU o CPU de núcleo blando Nios II, memoria caché (como SRAM o SDRAM) y memoria Flash para almacenar datos de información de matriz de puntos. El módulo de control de escaneo consta de un CPLD o un núcleo IP PWM definido por el usuario y una memoria de visualización (SRAM).
